华为首次系统披露麒麟9050系列“逻辑折叠”技术

10月13日，华为在上海练秋湖研发中心首次系统披露麒麟9050系列芯片的"逻辑折叠"技术。该技术在麒麟9050系列上实现量产落地，晶体管密度提升53.5%，混合键合数量超过5000万，有效信号互连超过500万。麒麟9050 Pro的CPU多核性能提升23%，大核能效提升41%，新一代达芬奇架构NPU性能提升140%、功耗降低66%。混合键合间距为1.5微米，华为计划于2027年将其缩小至1微米。徐松余表示，该技术通过三维系统设计，将逻辑电路分布于更优位置，缩短信号走线，提升集成效率。全球半导体产业几何缩微收益递减，华为正转向时间缩微（τ scaling）路径。（界面新闻）