蔡一茂：AI时代没有单一存储器能“包打天下”，异质异构集成才是未来 原创

产联社作者 | 郑青春

图片由AI生成

“大模型时代，容量和缓存带宽是我们面临的核心挑战之一。”在2026北京微电子国际研讨会暨IC WORLD大会上，北京大学集成电路学院院长、博雅特聘教授蔡一茂指出，随着大模型参数规模持续膨胀，传统存储金字塔面临容量不足、带宽瓶颈、缓存功耗过高三重挤压，摩尔定律的发展速度已远远落后于大模型本身的需求增长。

蔡一茂首先梳理了高带宽存储的技术演进路径。他以HBM（高带宽内存）为例指出，从HBM3到HBM4，IO（输入输出）数量从1024起成倍增加，三星已首发HBM4，SK海力士则在前三代保持良率领先。但挑战同样严峻：混合键合能否一次成功、先进逻辑工艺如何匹配、散热与延迟如何协同优化，都是亟待突破的难题。他特别强调，HBM4时代先进逻辑工艺“绝对不能放弃”，因为逻辑工艺的匹配直接决定存储器的性能上限。与此同时，HBM的价格与迭代速度放缓，反而为国内追赶提供了一定机遇。

在分析HBF（高带宽闪存）等新型存储介质时，蔡一茂指出，HBF的成本优势诱人，但其访问延迟目前仍在50至100微秒以上，要满足大模型推理需求，必须降至10微秒以下。他透露，团队在国家自然科学基金委重大项目的支持下，自2022年起便与长江存储合作，在HBF概念提出之前就已开展探索。但他同时提醒，普通NAND（与非型闪存）闪存只能解决容量问题，无法突破带宽瓶颈和存储功耗过高的问题，必须从数据流角度重新审视读取时间与功耗的乘积关系。

存内计算是蔡一茂重点阐述的方向。他表示，HBF的串行与并行结构天然适合向量输入端调节，其原理在NOR Flash（或非型闪存）等器件中已验证可行。但挑战同样突出：每个单元特性较差，需依赖冗余和ECC（纠错码）纠正，而AI计算本身能否承受这种修正仍是问号；算子多样化但大算子有限，若让大规模阵列承载所有算子，将带来硬件资源过剩和功耗成本上升。

蔡一茂还分享了团队在RRAM（阻变存储器）方面的探索。他指出，RRAM除存储外，天然具备CMOS（互补金属氧化物半导体）嵌入式集成优势，可灵活剪裁容量适应不同需求。在黄院士带领下，团队已深耕十余年并实现产业化，目前正探索与HBF、DRAM（动态随机存取存储器）、SRAM（静态随机存取存储器）的异构集成，通过数据流拆解实现大模型推理的高效分解。他强调，大模型推理正从GPU（图形处理器）主导走向异构硬件协同，这一趋势不可逆转。

“我们不能只看带宽，不能只看读出来的数据量，一定要单个比特乘以它的时间。”蔡一茂在总结时再次强调这一核心判断。他表示，从端侧高速存储架构到端侧高速存算芯片，从先进封装到三维集成，再到中介层与超高带宽存算芯片，若能把成本打下来，整个推理硬件架构将发生根本性变革。而这一切，在北京的集成电路生态圈和产业链支撑下，完全有条件率先实现。

“AI时代没有一个存储器可以包打天下，将来一定是异质异构集成的方案。”蔡一茂最后指出，存内计算与近存计算同传统存储器一样，需要多种介质协同配合，才能满足大模型时代多样化的算力需求。

商务合作，请联系李先生 15712907343（微信号Ime1660217962）

报料及内容合作，请联系微信号chanlianshe2026